Welcome to tyron's blog
常将有日思无日，莫把无时当有时-
ISO/SAE 21434简介
参考：
ISO/SAE 21434: 车用标准，网络安全工程（cybersecurity engineering）
从表准名称可以看出，与security有关。
高度网络化（称之为，带轮子的网络计算机）及（半）自动化驾驶，使得汽车面临着被“黑”（攻击）的可能。
和ISO 26262类似，ISO/SAE 21434贯穿汽车的整个研发周期(requirements engineering, design, specification, implementation, test, and operations, security)，也是V-model.
关注的是安全性能分析、设计、产品规范。但是，具体的security技术，在ISO/SAE 21434中是不涉及的。
第一版draft于2020年2月出版。 最终版将于2021年中出来。
security风险评估点：
-
识别由于security造成的财物损失
-
识别和分析可能的威胁、攻击和损害
-
判断危害的级别，基于可能发生的损坏场景和攻击
-
采取措施直到危害级别可以接受
-
生成报告，包括重要步骤，危害评估结果，如，财物列表，破坏场景，攻击报告或危害报告
-
-
AMBA APB AXI AXI-lite AHB ACE总线介绍
-
FreeRTOS API参考查询网站
-
c语言教程及语法、函数查询网站
-
理解Mutex和Semaphore
有关Mutex 和 Semaphore， 这篇文章介绍的不错：
-
Altium Designer拼板的方法和坑
Altium Designer拼板的方法有两种：
比较保险的方法
适用于：所有情况
推荐值：*****
实现步骤：
（1）新建1个PCB
（2）在新PCB界面下，点“Place”—"Embedded Board Array/Panelize"，进入拼板界面，设置好拼板阵列就可以了。
比较坑的方法
适用于：不含内层或内层是非负片的情况。
推荐值：***
实现步骤：
（1）pcb文件中，S-B（board）， 全选 board
（2）ctrl+c, 复制，选择 基准点， 在板子空旷地方，单击鼠标左键。
（3）查看板子的长、宽信息
（4）Edit-Past Special
这样，就生成了1*2的array。
（5）重复上面【1】~【4】步骤，生成2*3的array。
注意：Y-Spacing = 38.014mm = 36.013+2 mm
（6）添加工艺边
工艺边和v-cut线用“外形层”。
比如，如果板子外框用 mechanic1层，那么工艺边和v-cut也用 mechanic层。
添加mark点，及工艺孔（通孔，非电镀，直径2mm）。
