Welcome to tyron's blog
常将有日思无日，莫把无时当有时-
一个电容导致的看门狗不断复位
最近，做了一批板子，不像以前的板子一样，工作不正常。
花了将近5个工作日，终于把问题原因找到了：就是这个RC电路造成的。
如下图所示的电容滤波电路，在应用中很常见。
如果电容值选择不合适，会导致问题比较麻烦，特别是系统中还使用了看门狗电路。
问题描述
下图是使用的系统构成框图。
有三部分：MCU电路，看门狗，模块。
MCU的复位由硬件看门狗提供。
看门狗的喂狗由MCU来完成。
模块的电源由MCU的一个IO口控制，缺省不上电。电路中电阻R0用于给电容提供放电回路。另外，模块的供电电源电路是厂家推荐电路。
基本工作流程： MCU工作后，初始化IO口，然后根据需要设置IO口，打开MOS管，给模块供电。同时，喂狗。
使用中，发现部分板子能够正常工作，大部分板子不能正常工作，用示波器检查看门狗的输出，发现：周期性的输出复位信号，但是该周期又不是看门狗芯片手册中的周期信号，其周期比不喂狗的周期短很多。
原因分析
上电后，MCU工作。当打开MOS管给模块供电时，瞬时先对电容充电，充满到模块的正常工作的阈值后，模块可以工作。
但是，这个瞬时充电会导致3V3的供电电压有个波动。
由于看门狗的检测电压阈值是2.93V，当这个波动使得3V3跌落至2.93V以下时，看门狗就会输出复位信号，复位MCU。
然后，MCU有重复上面的过程，打开MOS管供电。。。
。。。
看门狗周期输出复位信号。
模块被周期上电。
。。。
解决办法
减小电容的值（4.7uF -> 0.1uF），从而减少波动，即减小电源电压跌落的幅度。
使得电源跌落幅度维持在看门狗检测的阈值（2.93V）以上，这样，看门狗就不会输出复位，从而保证MCU正常工作了。
深层原因
以前用同样大小的电容（4.7uF）从来没有发现问题，为什么这批板子就出问题呢？
回头再仔细考虑这个问题，发现并不简单，还有更深层的原因：采购。
这批板子采用的是新购买的电容，从淘宝上购买的，当时也没有要求精度。
测量后发现其值大概是5.9uF左右，与设计的4.7uF（原来是用的大厂的料）差距还是不小的。而原来采用的电容值还是比较靠谱的。
同时，也说明了一个问题：原来设计的4.7uF使系统工作在一个临界状态。
经验教训
以下两点需要注意：
-
采购物料时，一定要从大厂采购，同时标明精度，如%1。
-
设计系统时，一定要留有余量，不要让系统工作在一个临界状态。虽然这种临界状态不好获知。就像电影《疯狂的石头》中，那个来自国外的“高手”在中国购买的登山绳长度就没有考虑余量，所以被坑了。
-
-
推荐一款gerberViewer
-
软件开发笔记
完成一个项目开发后，有关团队软件开发一些记录。
- 前期
先尽可能多的了解要处理的任务，再启动编程。
分层设计代码，最好用现成的框架（framework）。
项目规划，模块化设计程序，能更灵活的适应新的需求变化。
- 编程中
一定用版本管理系统，如svn，git等。
先启动任务的主干，暂时抛弃不理解的部分，边做边加不理解的部分。
伪代码编程的使用。
开始编程前，编码格式规范的制定。
- 不使用魔鬼数字，使用具名常量代替。
- 状态变量只在状态机中改变。
- 好的代码、变量、函数命名本身就是注释。
- 等等
- 跟踪与调试
如果程序乱飞，有可能是堆栈溢出造成的。
调试方法：
- Error code变量引入。
- 输出错误信息。
- 显示错误信息。
- 等等
- 重构
团队编码（peer to peer）以及SVN、git、eclipse等工具的使用（标签与分支，checkin，checkout）。
及时沟通、交流。
最后，多读书。推荐这3本：《代码大全》、《人月神话》、《编程珠玑》。
-
我的原理图设计规范
原理图设计基本原则：易于理解。
以下是我的原理图设计检查规范，按照序号顺序检查。
索引 项目 描述 备注 1 工具 Orcad Capture 2 图纸file name 格式：编号.图纸名称 3 图纸size 公制，A4 4 公司Name xxx 设置：Verdana, 常规，小六 5 Title 项目名称，板名-子部分名称 设置：Arial， 粗体，小五 6 Document Number 编号-日期等-图纸号 设置：Arial, 常规，小六 7 Rev X.XX 设置：Arial, 常规，小六 8 sheet number X of Y
X为当前原理图纸编号。
Y为总原理图纸数。9 标注Annotate 放置离页连接（Off-page）和交互页码 改版的原理图不要对器件重新编号，否则PCB Layout时会重新计算费用。 10 原理图上加上必要的标识说明 Design Note用于原理图说明
CAD Note用于layout说明。Arial， 常规，小六 11 图分块 将电路图按功能分块，尽量不要把多个电路放在一张图上 12 开关的使用 使用了开关，要注明开关设置及功能分配 13 信号命名 对于多功能使用，命名中包含各个功能、逻辑、电压、输入输出方向
对于GPIO引脚，标明GPIO port number14 被动元器件 如电阻、电容，要包含如精度、封装等信息 15 不安装的元器件 标明“NM”字样 16 0欧姆电阻 如是否添加jumper、switcher 17 连接器 添加信号分布说明，避免错误的插入或信号分配 18 原理图最后检查 器件原理库文件是否正确；
工作原理连接是否正确；
封装名称；
板间连接的引脚分配是否需要翻转；
线缆与板连接引脚分配是否需要翻转；
标号复位后重新标注；
添加离页连接；19 FPGA 根据FPGA走线重新调整线序 20 原理图器件库设计 器件具有相同名称的电源引脚、GND引脚,要将其属性设置为’Power‘。否则生成网表时会出现错误；
子板设计时，要注意两个插座的名称CN1/CN2，不要搞错。且位置要沿用以前的PCB设计。21 DRC检查 原理图完成后，一定要进行设计规则检查（DRC） 22 再版设计时 如果通过实验确定了有些器件（如0R/NM等器件）是否使用，那么可以适当删除这些器件。 
-
我的layout设计规范
我的layout设计检查规范
以下是我的layout设计检查规范，按照序号顺序检查。
- Layout前设置及检查项目
索引 项目 描述 备注 1 设置布线规则 normal线宽：8mil、6mil；
过孔/通孔尺寸：24D12;
整板盖油：过孔（tenting）;
安装孔尺寸：250D125;
Clearance：正常布线为6mil，铺地时为20mil;2 丝印文字尺寸 25*5 5倍比例,50*10（Truetype，Verdana） 3 器件封装 4 板子尺寸 5 器件布局 是否合理，能否顺利安装、组装，插接件能否契合安装 6 金属铺地 是否绕开了机械层（挖洞） 7 内层分割 是否绕开了机械层（挖洞） 8 禁止布线区域 设置是否合理 - Layout时设置及检查项目
索引 项目 描述 备注 1 电源线 弄清需要的供电能力（如，多少A），根据电源线的阻抗确定线宽(2mm/A)，确保不要超过2A/mm，最好使用电源层；如果太窄了，还会有发热问题需要注意
如果使用了过孔，确保足够的过孔数量，以满足通过的电流量2 地 模拟地对噪声敏感，避免从地引入噪声
模拟地、数字地，最好做到单点接地，连接时，两者可以通过一个噪声抑制器件进行连接，如，磁珠；
高频信号尤其要注意，如，pcb蓝牙天线下面不能有任何的地平面；及，信号与地之间的距离要注意，不能过近，确保距离大于2倍差分信号的的距离；3 屏蔽地 信号两侧的屏蔽地，确保接入地层，不要开路；
过孔之间距离5~10mm4 大面积闲置地 放置足够的过孔，以防焊接时，过加热炉时，铜层翘起 5 芯片散热盘 仔细阅读相关器件手册，确保其腹部散热焊盘的连接，如，有些器件要求是要接地的；
同时，保证散热焊盘的尺寸达到散热的要求；
确保散热焊盘有足够的接地过孔6 高速信号 指的是LPDDR4/DDR3,HDMI,PCIe,USB 3.0,SATA,USB 2.0,LVDS,CSI等，针对这些信号，需要仔细阅读相关模块的layout注意事项及指导；
如，差分对需要做等长，阻抗匹配；
做SI仿真；
- Layout完成后检查项目
索引 项目 描述 1 器件封装 是否正确 2 器件布局 是否合理（板子外形尺寸、关键器件、有利于安装、散热影响等等） 3 内层分割 是否绕开了机械层（挖洞） 4 DRC检查 是否与原理图连接一致 5 金属铺地 是否绕开了机械层（挖洞） 6 盖油处理 整板盖油：过孔（tenting） 7 丝印 大小要统一；
是否正确的放置在器件附近且大小一致；
不要放置在孔上；
是否方向一致；5倍比例，50*10（Truetype，Verdana） 8 Logo 添加公司Logo 9 板名称 是否放置 10 日期 添加设计完成日期 11 防静电标志ESD 是否放置 12 RoHS标志 是否放置 13 标签标志 （白色丝印条状）是否放置 14 废弃物处理标志 是否放置 - 写加工要求
索引 项目 1 加工数量 2 层数 3 叠层顺序 4 是否有阻抗要求 5 板厚 6 丝印颜色 7 阻焊颜色 8 是否金属包边 9 是否沉金 10 工艺边5mm 别人的layout检查表
索引 项目 阶段 1 在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件） 资料输入阶段 2 确认PCB模板是最新的 资料输入阶段 3 确认模板的定位器件位置无误 资料输入阶段 4 PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确 资料输入阶段 5 确认外形图上的禁止布放器件和布线区已在PCB模板上体现 资料输入阶段 6 比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确 资料输入阶段 7 确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置 资料输入阶段 8 确认所有器件封装是否与正确. 布局后检查阶段 - 器件检查 9 母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确，且子板有防误插措施，子板与母板上的器件不应产生干涉 布局后检查阶段 - 器件检查 10 元器件是否100% 放置 布局后检查阶段 - 器件检查 11 打开器件TOP和BOTTOM层的place-bound， 查看重叠引起的DRC是否允许 布局后检查阶段 - 器件检查 12 Mark点是否足够且必要 布局后检查阶段 - 器件检查 13 较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲 布局后检查阶段 - 器件检查 14 与结构相关的器件布好局后最好锁住，防止误操作移动位置 布局后检查阶段 - 器件检查 15 压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点 布局后检查阶段 - 器件检查 16 确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座） 布局后检查阶段 - 器件检查 17 金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置 布局后检查阶段 - 器件检查 18 接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置 布局后检查阶段 - 器件检查 19 波峰焊面的CHIP器件是否已经转换成波峰焊封装， 布局后检查阶段 - 器件检查 20 手工焊点是否超过50个 布局后检查阶段 - 器件检查 21 在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘 布局后检查阶段 - 器件检查 22 需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的高度 布局后检查阶段 - 器件检查 23 数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理 布局后检查阶段 - 功能检查 24 A/D转换器跨模数分区放置。 布局后检查阶段 - 功能检查 25 时钟器件布局是否合理 布局后检查阶段 - 功能检查 26 高速信号器件布局是否合理 布局后检查阶段 - 功能检查 27 端接器件是否已合理放置（源端匹配串阻应放在信号的驱动端；中间匹配的串阻放在中间位置；终端匹配串阻应放在信号的接收端） 布局后检查阶段 - 功能检查 28 IC器件的去耦电容数量及位置是否合理 布局后检查阶段 - 功能检查 29 信号线以不同电平的平面作为参考平面，当跨越平面分割区域时，参考平面间的连接电容是否靠近信号的走线区域。 布局后检查阶段 - 功能检查 30 保护电路的布局是否合理，是否利于分割 布局后检查阶段 - 功能检查 31 单板电源的保险丝是否放置在连接器附近，且前面没有任何电路元件 布局后检查阶段 - 功能检查 32 确认强信号与弱信号（功率相差30dB）电路分开布设 布局后检查阶段 - 功能检查 33 是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。如：面板的复位电路要稍靠近复位按钮 布局后检查阶段 - 功能检查 34 对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源 布局后检查阶段 - 热 35 布局是否满足热设计要求，散热通道（根据工艺设计文件来执行） 布局后检查阶段 - 热 36. 是否IC电源距离IC过远 布局后检查阶段 - 电源 37 LDO及周围电路布局是否合理 布局后检查阶段 - 电源 38 模块电源等周围电路布局是否合理 布局后检查阶段 - 电源 39 电源的整体布局是否合理 布局后检查阶段 - 电源 40 是否所有仿真约束都已经正确加到Constraint Manager中 布局后检查阶段 - 规则设置 41 是否正确设置物理和电气规则（注意电源网络和地网络的约束设置） 布局后检查阶段 - 规则设置 42 Test Via、Test Pin的间距设置是否足够 布局后检查阶段 - 规则设置 43 叠层的厚度和方案是否满足设计和加工要求 布局后检查阶段 - 规则设置 44 所有有特性阻抗要求的差分线阻抗是否已经经过计算，并用规则控制 布局后检查阶段 - 规则设置 45 数字电路和模拟电路的走线是否已分开，信号流是否合理 布线后检查阶段 - 数模 46 A/D、D/A以及类似的电路如果分割了地，那么电路之间的信号线是否从两地之间的桥接点上走（差分线例外）？ 布线后检查阶段 - 数模 47 必须跨越分割电源之间间隙的信号线应参考完整的地平面。 布线后检查阶段 - 数模 48 如果采用地层设计分区不分割方式，要确保数字信号和模拟信号分区布线。 布线后检查阶段 - 数模 49 高速信号线的阻抗各层是否保持一致 布线后检查阶段 - 时钟和高速部分 50 高速差分信号线和类似信号线，是否等长、对称、就近平行地走线？ 布线后检查阶段 - 时钟和高速部分 51 确认时钟线尽量走在内层 布线后检查阶段 - 时钟和高速部分 52 确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线 布线后检查阶段 - 时钟和高速部分 53 时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点？ 布线后检查阶段 - 时钟和高速部分 54 LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H（H为信号线距参考平面的高度）？ 布线后检查阶段 - 时钟和高速部分 55 时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线？ 布线后检查阶段 - 时钟和高速部分 56 时钟线是否已满足（SI约束）要求
（时钟信号走线是否做到少打过孔、走线短、参考平面连续，主要参考平面尽量是GND；
若换层时变换了GND主参考平面层，在离过孔200mil范围之内是GND过孔）
若换层时变换不同电平的主参考平面，在离过孔200mil范围之内是否有去耦电容）？布线后检查阶段 - 时钟和高速部分 57 差分对、高速信号线、各类BUS是否已满足（SI约束）要求 布线后检查阶段 - 时钟和高速部分 58 对于晶振，是否在其下布一层地？是否避免了信号线从器件管脚间穿越？对高速敏感器件，是否避免了信号线从器件管脚间穿越？ 布线后检查阶段 - 时钟EMC与可靠性高速部分 59 单板信号走线上不能有锐角和直角（一般成 135 度角连续转弯，射频信号线最好采用圆弧形或经过计算以后的切角铜箔） 布线后检查阶段 - 时钟EMC与可靠性高速部分 60 对于双面板，检查高速信号线是否与其回流地线紧挨在一起布线；对于多层板，检查高速信号线是否尽量紧靠地平面走线 布线后检查阶段 - 时钟EMC与可靠性高速部分 61 对于相邻的两层信号走线，尽量垂直走线 布线后检查阶段 - 时钟EMC与可靠性高速部分 62 避免信号线从电源模块、共模电感、变压器、滤波器下穿越 布线后检查阶段 - 时钟EMC与可靠性高速部分 63 尽量避免高速信号在同一层上的长距离平行走线 布线后检查阶段 - 时钟EMC与可靠性高速部分 64 板边缘还有数字地、模拟地、保护地的分割边缘是否有加屏蔽过孔？多个地平面是否用过孔相连?过孔距离是否小于最高频率信号波长的1/20？ 布线后检查阶段 - 时钟EMC与可靠性高速部分 65 浪涌抑制器件对应的信号走线是否在表层短且粗？ 布线后检查阶段 - 时钟EMC与可靠性高速部分 66 确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的地平面裂缝、无细长条和通道狭窄现象 布线后检查阶段 - 时钟EMC与可靠性高速部分 67 是否在信号线跨层比较多的地方，放置了地过孔（至少需要两个地平面） 布线后检查阶段 68 如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。 布线后检查阶段 - 电源和地 69 确认电源、地能承载足够的电流。过孔数量是否满足承载要求（估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍） 布线后检查阶段 - 电源和地 70 对于有特殊要求的电源，是否满足了压降的要求 布线后检查阶段 - 电源和地 71 为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则。（条件允许的话，电源层的缩进得越多越好）。 布线后检查阶段 - 电源和地 72 如果存在地分割，分割的地是否不构成环路？ 布线后检查阶段 - 电源和地 73 相邻层不同的电源平面是否避免了交叠放置？ 布线后检查阶段 - 电源和地 74 保护地、-48V地及GND的隔离是否大于2mm？ 布线后检查阶段 - 电源和地 75 -48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。 布线后检查阶段 - 电源和地 76 靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？ 布线后检查阶段 - 电源和地 77 电源线与其他信号线间距是否距离满足安规要求？ 布线后检查阶段 - 电源和地 78 金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔 布线后检查阶段 - 禁布区 79 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔；螺钉孔按照星月孔设计；周围禁布距离满足20mil以上 布线后检查阶段 - 禁布区 80 设计要求中预留位置是否有走线 布线后检查阶段 - 禁布区 81 非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）
单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm（80mil）布线后检查阶段 - 禁布区 82 铜皮和线到板边 推荐为大于2mm 最小为0.5mm 布线后检查阶段 - 禁布区 83 内层地层铜皮到板边 1 ~ 2 mm， 最小为0.5mm 布线后检查阶段 - 禁布区 84 对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出线可以不考虑此条规定
与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装）布线后检查阶段 - 焊盘出线 85 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出 布线后检查阶段 - 焊盘出线 87 器件位号是否遗漏，位置是否能正确标识器件 布线后检查阶段 - 丝印 88 器件位号命名是否准确，按照分类否符合要求 布线后检查阶段 - 丝印 89 确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性 布线后检查阶段 - 丝印 90 母板与子板的插板方向标识是否对应 布线后检查阶段 - 丝印 91 背板是否正确标识了槽位名、槽位号、端口名称、护套方向 布线后检查阶段 - 丝印 92 确认设计要求的丝印添加是否正确 布线后检查阶段 - 丝印 93 确认已经放置有防静电和射频板标识（射频板使用） 布线后检查阶段 - 丝印 94 确认PCB编码正确，且根据自身公司情况，设置PCB编码规范。 布线后检查阶段 - 编码条码 95 确认单板的PCB编码位置和层面正确（应该在A面左上方,丝印层） 布线后检查阶段 - 编码条码 96 确认背板的PCB编码位置和层面正确（应该在B右上方,外层铜箔面） 布线后检查阶段 - 编码条码 97 确认有条码激光打印白色丝印标示区 布线后检查阶段 - 编码条码 98 确认条码框下面没有连线和大于0.5mm导通孔 布线后检查阶段 - 编码条码 99 确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件 布线后检查阶段 - 编码条码 100 在回流焊面，过孔不能设计在焊盘上。（正常开窗的过孔与焊盘的间距应大于0.5mm（20mil），绿油覆盖的过孔与焊盘的间距应大于0.1 mm（4mil），方法：将Same Net DRC打开，查DRC，然后关闭Same Net DRC） 布线后检查阶段 - 过孔 101 过孔的排列不宜太密，避免引起电源、地平面大范围断裂 布线后检查阶段 - 过孔 102 钻孔的过孔孔径最好不小于板厚的1/10 布线后检查阶段 - 过孔 103 器件布放率是否100%，布通率是否100%（没有达到100%的需要在备注中说明） 布线后检查阶段 104 Dangling线是否已经调整到最少，对于保留的Dangling线已做到一一确认； 布线后检查阶段 105 工艺科反馈的工艺问题是否已仔细查对 布线后检查阶段 106 对于Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜[单板用斜网，背板用正交网，线宽0.3mm（12 mil）、间距0.5mm（20mil）] 布线后检查阶段 - 大面积铜箔 107 大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊；有电流要求时，则先考虑加宽花焊盘的筋，再考虑全连接 布线后检查阶段 - 大面积铜箔 108 大面积布铜时，应该尽量避免出现没有网络连接的死铜（孤岛） 布线后检查阶段 - 大面积铜箔 109 大面积铜箔还需注意是否有非法连线，未报告的DRC 布线后检查阶段 - 大面积铜箔 110 各种电源、地的测试点是否足够（每2A电流至少有一个测试点） 布线后检查阶段 - 测试点 111 确认没有加测试点的网络都是经确认可以进行精简的 布线后检查阶段 - 测试点 112 确认没有在生产时不安装的插件上设置测试点 布线后检查阶段 - 测试点 113 Test Via、Test Pin是否已Fix（适用于测试针床不变的改板） 布线后检查阶段 - 测试点 114 Test via 和Test pin 的Spacing Rule应先设置成推荐的距离，检查DRC，若仍有DRC存在，再用最小距离设置检查DRC 布线后检查阶段 - DRC 115 打开约束设置为打开状态，更新DRC，查看DRC中是否有不允许的错误 布线后检查阶段 - DRC 116 确认DRC已经调整到最少，对于不能消除DRC要一一确认； 布线后检查阶段 - DRC 117 确认有贴装元件的PCB面已有光学定位符号 布线后检查阶段 - 光学定位点 118 确认光学定位符号未压线（丝印和铜箔走线） 布线后检查阶段 - 光学定位点 119 光学定位点背景需相同，确认整板使用光学点其中心离边≥5mm 布线后检查阶段 - 光学定位点 120 确认整板的光学定位基准符号已赋予坐标值（建议将光学定位基准符号以器件的形式放置），且是以毫米为单位的整数值。 布线后检查阶段 - 光学定位点 121 管脚中心距<0.5mm的IC，以及中心距小于0.8 mm（31 mil）的BGA器件，应在元件对角线附近位置设置光学定位点 布线后检查阶段 - 光学定位点 122 确认是否有特殊需求类型的焊盘都正确开窗（尤其注意硬件的设计要求） 布线后检查阶段 - 阻焊检查 123 BGA下的过孔是否处理成盖油塞孔 布线后检查阶段 - 阻焊检查 124 除测试过孔外的过孔是否已做开小窗或盖油塞孔 布线后检查阶段 - 阻焊检查 125 光学定位点的开窗是否避免了露铜和露线 布线后检查阶段 - 阻焊检查 126 电源芯片、晶振等需铜皮散热或接地屏蔽的器件，是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散 布线后检查阶段 - 阻焊检查 127 Notes的PCB板厚、层数、丝印的颜色、翘曲度，以及其他技术说明是否正确 出加工文件 - 钻孔图 128 叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确；是否要求作阻抗控制，描述是否准确。叠板图的层名与其光绘文件名是否一致 出加工文件 - 钻孔图 129 将设置表中的Repeat code 关掉，钻孔精度应设置为2－5 出加工文件 - 钻孔图 130 孔表和钻孔文件是否最新 （改动孔时，必须重新生成） 出加工文件 - 钻孔图 131 孔表中是否有异常的孔径，压接件的孔径是否正确；孔径公差是否标注正确 出加工文件 - 钻孔图 132 要塞孔的过孔是否单独列出，并标注“filled vias” 出加工文件 - 钻孔图 133 光绘文件输出尽量采用RS274X格式，且精度应设置为5：5 出加工文件 - 光绘 134 art_aper.txt 是否已最新（274X可以不需要） 出加工文件 - 光绘 135 输出光绘文件的log文件中是否有异常报告 出加工文件 - 光绘 136 负片层的边缘及孤岛确认 出加工文件 - 光绘 137 使用光绘检查工具检查光绘文件是否与PCB 相符(改板要使用比对工具进行比对) 出加工文件 - 光绘 138 PCB文件：产品型号_规格_单板代号_版本号.brd 文件齐套 139 背板的衬板设计文件：产品型号_规格_单板代号_版本号-CB[-T/B].brd 文件齐套 140 PCB加工文件：PCB编码.zip（含各层的光绘文件、光圈表、钻孔文件及ncdrill.log；拼板还需要有工艺提供的拼板文件.dxf）
背板还要附加衬板文件：PCB编码-CB[-T/B].zip（含drill.art、.drl、ncdrill.log）文件齐套 141 工艺设计文件：产品型号_规格_单板代号_版本号-GY.doc 文件齐套 142 SMT坐标文件：产品型号_规格_单板代号_版本号-SMT.txt
（输出坐标文件时，确认选择 Body center，只有在确认所有SMD器件库的原点是器件中心时，才可选Symbol origin）文件齐套 143 PCB板结构文件：产品型号_规格_单板代号_版本号-MCAD.zip(包含结构工程师提供的.DXF与.EMN文件) 文件齐套 144 测试文件：产品型号_规格_单板代号_版本号-TEST.ZIP(包含testprep.log 和 untest.lst或者*.drl测试点的坐标文件) 文件齐套 145 归档图纸文件：产品型号规格-单板名称-版本号.pdf
（包括：封面、首页、各层丝印、各层线路、钻孔图、背板含有衬板图）文件齐套 146 确认封面、首页信息正确 标准化 147 确认图纸序号（对应PCB各层顺序分配）正确的 标准化 151 确认图纸框上PCB编码是正确的 标准化
-
FlexRay总线学习笔记
- 概述
当前，从速度上看，FlexRay总线处于比较尴尬的位置：比其低速上，用CAN（CAN-FD,CAN-XL）总线更广泛，而且，新的规范已经逼近甚至超过FlexRay；比其高速上，ethernet发展迅速。
FlexRay通信系统并非仅仅是一个通信协议，它还包括一种特殊设计的高速收发器，并定义了FlexRay节点不同部件间的硬件和软件接口。
FlexRay利用两条独立的物理线路进行通信，每条的数据速率为10Mbps。两条通信线路主要用来实现冗余，因此消息传输具有容错能力，也可利用两条线路来传输不同消息，这样数据吞吐量可加倍。这也是FlexRay的精华所在（提出了解决硬件可靠性的方法：双通信通道，有源星型连接器）。
与其它时间触发通信协议相同，作为数据时间确定性优点的叙述，不考虑通信受干扰，从而需要出错重发的情况，是不完整的。
重发的实行需通过调度在其它动态时间槽内安排，此时数据时间确定性就会有很大的变化。
当然，有两个通道同时送同一数据，出错的概率就会减少，但是，由于节点位置，电缆位置相同，通信口又在同一芯片上，接同一个电源，受干扰与出错的机会相差不会太大。
Recent Posts
Categories
Tags