以下是我的layout设计检查规范,按照序号顺序检查。
索引 | 项目 | 描述 | 备注 |
---|---|---|---|
1 | 设置布线规则 | normal线宽:8mil、6mil; 过孔/通孔尺寸:24D12; 整板盖油:过孔(tenting); 安装孔尺寸:250D125; Clearance:正常布线为6mil,铺地时为20mil; |
|
2 | 丝印文字尺寸 | 25*5 | 5倍比例,50*10(Truetype,Verdana) |
3 | 器件封装 | ||
4 | 板子尺寸 | ||
5 | 器件布局 | 是否合理,能否顺利安装、组装,插接件能否契合安装 | |
6 | 金属铺地 | 是否绕开了机械层(挖洞) | |
7 | 内层分割 | 是否绕开了机械层(挖洞) | |
8 | 禁止布线区域 | 设置是否合理 |
索引 | 项目 | 描述 | 备注 |
---|---|---|---|
1 | 电源线 | 弄清需要的供电能力(如,多少A),根据电源线的阻抗确定线宽(2mm/A),确保不要超过2A/mm,最好使用电源层;如果太窄了,还会有发热问题需要注意 如果使用了过孔,确保足够的过孔数量,以满足通过的电流量 |
|
2 | 地 | 模拟地对噪声敏感,避免从地引入噪声 模拟地、数字地,最好做到单点接地,连接时,两者可以通过一个噪声抑制器件进行连接,如,磁珠; 高频信号尤其要注意,如,pcb蓝牙天线下面不能有任何的地平面;及,信号与地之间的距离要注意,不能过近,确保距离大于2倍差分信号的的距离; |
|
3 | 屏蔽地 | 信号两侧的屏蔽地,确保接入地层,不要开路; 过孔之间距离5~10mm |
|
4 | 大面积闲置地 | 放置足够的过孔,以防焊接时,过加热炉时,铜层翘起 | |
5 | 芯片散热盘 | 仔细阅读相关器件手册,确保其腹部散热焊盘的连接,如,有些器件要求是要接地的; 同时,保证散热焊盘的尺寸达到散热的要求; 确保散热焊盘有足够的接地过孔 |
|
6 | 高速信号 | 指的是LPDDR4/DDR3,HDMI,PCIe,USB 3.0,SATA,USB 2.0,LVDS,CSI等,针对这些信号,需要仔细阅读相关模块的layout注意事项及指导; 如,差分对需要做等长,阻抗匹配; 做SI仿真; |
索引 | 项目 | 描述 | |
---|---|---|---|
1 | 器件封装 | 是否正确 | |
2 | 器件布局 | 是否合理(板子外形尺寸、关键器件、有利于安装、散热影响等等) | |
3 | 内层分割 | 是否绕开了机械层(挖洞) | |
4 | DRC检查 | 是否与原理图连接一致 | |
5 | 金属铺地 | 是否绕开了机械层(挖洞) | |
6 | 盖油处理 | 整板盖油:过孔(tenting) | |
7 | 丝印 | 大小要统一; 是否正确的放置在器件附近且大小一致; 不要放置在孔上; 是否方向一致; |
5倍比例,50*10(Truetype,Verdana) |
8 | Logo | 添加公司Logo | |
9 | 板名称 | 是否放置 | |
10 | 日期 | 添加设计完成日期 | |
11 | 防静电标志ESD | 是否放置 | |
12 | RoHS标志 | 是否放置 | |
13 | 标签标志 | (白色丝印条状)是否放置 | |
14 | 废弃物处理标志 | 是否放置 |
索引 | 项目 |
---|---|
1 | 加工数量 |
2 | 层数 |
3 | 叠层顺序 |
4 | 是否有阻抗要求 |
5 | 板厚 |
6 | 丝印颜色 |
7 | 阻焊颜色 |
8 | 是否金属包边 |
9 | 是否沉金 |
10 | 工艺边5mm |
当前,从速度上看,FlexRay总线处于比较尴尬的位置:比其低速上,用CAN(CAN-FD,CAN-XL)总线更广泛,而且,新的规范已经逼近甚至超过FlexRay;比其高速上,ethernet发展迅速。
FlexRay通信系统并非仅仅是一个通信协议,它还包括一种特殊设计的高速收发器,并定义了FlexRay节点不同部件间的硬件和软件接口。
FlexRay利用两条独立的物理线路进行通信,每条的数据速率为10Mbps。两条通信线路主要用来实现冗余,因此消息传输具有容错能力,也可利用两条线路来传输不同消息,这样数据吞吐量可加倍。这也是FlexRay的精华所在(提出了解决硬件可靠性的方法:双通信通道,有源星型连接器)。
与其它时间触发通信协议相同,作为数据时间确定性优点的叙述,不考虑通信受干扰,从而需要出错重发的情况,是不完整的。
重发的实行需通过调度在其它动态时间槽内安排,此时数据时间确定性就会有很大的变化。
当然,有两个通道同时送同一数据,出错的概率就会减少,但是,由于节点位置,电缆位置相同,通信口又在同一芯片上,接同一个电源,受干扰与出错的机会相差不会太大。
总线 | 应用场合 |
---|---|
LIN | 前照灯、空调-主控、雨刷器、电动车窗、后雨刷器、尾灯、车门、座椅、后视镜、雨量传感器、转向信号 |
CAN | 导航/车载音箱、EPS(电动力转向)、仪表板、发动机、毫米波雷达、制动、加速踏板、BCM(车身控制模块)、车门-主控、线控转向-中央电控单元、安全带、悬架。 需要500kbps的速率:ABS(制动防抱死系统)ETM(电子气节门模块) TCM(变速器控制模块)ECM(发动机控制模块) 需要125kbps的速率:DMM(车门主控模块)CCM(温度控制模块)DIM(驾驶员信息模块) |
FlexRay | 制动、星形耦合器 |
总线中,送信方检测回环的目的:检测线上有突然的位改变,如ESD,闪电,强噪声等造成bit翻转。
同样,受信方要想检测该情况,用checksum(LIN),CRC(CAN),填充位(CAN)。 有关检查错误的对比:
综上:
总线 | 检查突然的bit error的位置 |
---|---|
LIN | Parity Error checksum Error 连续9bit “L” 连续9bit “H” |
CAN | CRC Error 连续5bit “L” Stuff Error 连续5bit “H” Stuff Error |
CAN-FD | 除上述CAN所说的检测位置外,还增加了 Header CRC Error |
FlexRay | Header CRC Error CRC Error 连续9bit “L” 连续9bit “H” |
原文请参考这里。
优缺点 | Fly-by | T-topology |
---|---|---|
图 | ![]() |
![]() |
特点 | 起源于JEDEC的DDR3规范,用于差分clock,address,command,control信号 | 对于Fly-by的改进 |
优点 | 减少线长及数量,从而减少了信号的反射,从而保证了信号完整性和时序; 减少了address和数据之间同时切换噪声(SSN); 对于single-die的DDR,布线容易; |
当DDR采用multi-die封装时,绕线容易; |
缺点 | 当使用大容量DDR(*DDP,QDP)时,第一个node需要额外绕线(绕等长线),所以,不适合multi-die的DDR | 由于信号线较长,所以容易引起信号过冲等信号反射现象 |
DDP: Double Die Package
QDP: Quad Die Package
从dpkt网站下载.whl文件,然后进入Python27\Scripts目录,运行以下命令:
$ pip install dpkt-1.8.7-py2-none-any.whl
[1] Python
python-2.5.4.msi. python-2.6.3.msi.
安装完成后,将相关目录信息添加到PATH。
缺省路径:
C:\Python25 and C:\Python25\Scripts
或
C:\Python26 and C:\Python26
[2] Scapy
从Mercurial库下载最新版本,然后解压,运行:
python setup.py install
[3] pywin32
pywin32-214.win32-py2.5.exe
或
pywin32-214.win32-py2.6.exe
[4] WinPcap
WinPcap_4_1_3.exe.
选择
“[x] Automatically start the WinPcap driver at boot time”
这样,任何一个用户都可以sniff。
[5] pypcap
pcap-1.1-scapy-20090720.win32-py25.exe
或
pcap-1.1-scapy-20090720.win32-py2.6.exe.
[6] libdnet
dnet-1.12.win32-py2.5.exe
或
dnet-1.12.win32-py2.6.exe.
[7] pyreadline
pyreadline-1.5-win32-setup.exe
import pcap
import dpkt
import binascii
pc = pcap.pcap()
pc.setfilter(éther proto 0x8100')
try
for ptime, pdata in pc:
t = binascii.hexlify(pdata)
print(t)
except:
print(Érror')
unused pin,状态选择“输入三态”。
Dual Purpose Pins,选择”Use as regular I/O“。
调整on-chip ram大小:40960bytes->50000bytes。
如果更改了NIOS2软核的设计,EDS中编译提示有错误,那么最好重新建立EDS工程。
对比优化选项选择效果:
DDR2 RAM的使用
该pin对应于FPGA上的一个pin,连接terminitor电阻,不在RAM端。
使用RAM厂家对应的lib
设置相应参数